邏輯與計算機設計基礎(原書第4版)pdf完整掃描版

一般的計算機設計書層次都比較高，而數電書講得又太過底層，中間銜接的部分很少有好的資料，邏輯與計算機設計基礎(原書第4版)便是一本高層與底層的完美結合的書。本節內容東坡小編為大家整理帶來的是一份pdf格式完整掃描版邏輯與計算機設計基礎(原書第4版)，書籍內容完整，字跡清晰，需要查閱這本電子書的朋友只需點擊本文相應的下載地址進行下載即可！

邏輯與計算機設計基礎內容簡介

本書以一臺通用計算機為線索，由淺入深地講解了邏輯設計、數字系統設計和計算機設計。其中，第1章到第5章為邏輯設計，包括數字系統與信息、組合邏輯電路及其設計、算術功能塊與硬件描述語言以及時序電路；第6章到第8章為數字系統設計，包括可選的設計話題：數據通路、算術邏輯單元、移位寄存器、一個簡單計算機的結構、單周期硬連線控制、多周期硬連線控制等，寄存器與寄存器傳輸以及存儲器基礎；第9章到第13章為計算機設計，包括計算機設計基礎、指令集結構、risc與cisc中央處理單元、輸入輸出與通信以及存儲系統。書中附有60個大部分來自現代日常生活中產品設計的真實例子和問題，可以激發讀者的學習興趣。《邏輯與計算機設計基礎（原書第4版）》不僅可以作為計算機科學、計算機工程、電子技術、機電一體化等專業學生學習硬件的一本絕佳教材，也可以作為弱電類工程師和計算機科學工作者的理想參考書籍。

邏輯與計算機設計基礎目錄

出版者的話

譯者序

前言

第1章　數字系統與信息1

1.1　信息表示2

1.1.1　數字計算機3

1.1.2　其他計算機4

1.1.3　通用計算機的進一步說明7

1.2　數制8

1.2.1　二進制9

1.2.2　八進制與十六進制10

1.2.3　數字范圍11

1.3　算術運算11

1.4　十進制編碼15

1.5　字符編碼16

1.5.1　ASCII字符編碼16

1.5.2　校驗位18

1.6　格雷碼18

1.7　本章小結20

參考文獻20

習題21

第2章　組合邏輯電路24

2.1　二值邏輯和邏輯門24

2.1.1　二值邏輯24

2.1.2　邏輯門25

2.2　布爾代數27

2.2.1　布爾代數的基本性質28

2.2.2　代數處理30

2.2.3　反函數32

2.3　標準形式32

2.3.1　最小項和最大項33

2.3.2　積之和35

2.3.3　和之積36

2.4　兩級電路的優化36

2.4.1　成本標準37

2.4.2　卡諾圖結構38

2.4.3　二變量的卡諾圖40

2.4.4　三變量的卡諾圖41

2.5　卡諾圖的用法43

2.5.1　質主蘊涵項43

2.5.2　非質主蘊涵項45

2.5.3　和之積優化45

2.5.4　無關最小項46

2.6　程序化的兩級優化48

2.7　多級電路優化51

2.8　其他門類型54

2.9　異或操作和異或門57

2.10　高阻態輸出59

2.11　本章小結60

參考文獻60

習題60

第3章　組合邏輯電路的設計65

3.1　設計過程65

3.2　開始分層設計69

3.3　工藝映射71

3.4　驗證74

3.4.1　人工邏輯分析74

3.4.2　模擬75

3.5　組合函數模塊76

3.6　基本邏輯函數76

3.6.1　定值、傳輸和取反77

3.6.2　多位函數77

3.6.3　使能79

3.7　譯碼80

3.7.1　譯碼器和使能結合83

3.7.2　基于譯碼器的組合電路84

3.8　編碼器85

3.8.1　優先編碼器85

3.8.2　編碼器的擴展87

3.9　選擇87

3.9.1　多路復用器87

3.9.2　基于多路復用器的組合電路90

3.10　本章小結92

參考文獻92

習題93

第4章　算術功能塊與硬件描述語言99

4.1　迭代組合電路99

4.2　二進制加法器100

4.2.1　半加器100

4.2.2　全加器100

4.2.3　二進制行波進位加法器101

4.3　二進制減法102

4.3.1　補碼103

4.3.2　采用二進制補碼的減法104

4.4　二進制加減法器105

4.4.1　有符號的二進制數106

4.4.2　有符號二進制數的加法與減法107

4.4.3　溢出108

4.5　其他的算術功能塊109

4.5.1　壓縮110

4.5.2　遞增111

4.5.3　遞減112

4.5.4　常數乘法112

4.5.5　常數除法113

4.5.6　零填充與符號擴展113

4.6　硬件描述語言113

4.6.1　硬件描述語言114

4.6.2　邏輯綜合115

4.7　硬件描述語言——VHDL116

4.8　硬件描述語言——Verilog123

4.9　本章小結129

參考文獻129

習題130

第5章　時序電路135

5.1　時序電路的定義135

5.2　鎖存器137

5.2.1　SR和S 　R鎖存器138

5.2.2　D鎖存器140

5.3　觸發器141

5.3.1　主從式觸發器141

5.3.2　邊沿觸發式觸發器144

5.3.3　標準圖形符號144

5.3.4　直接輸入146

5.4　時序電路分析147

5.4.1　輸入方程147

5.4.2　狀態表148

5.4.3　狀態圖150

5.4.4　時序電路模擬151

5.5　時序電路設計152

5.5.1　設計步驟153

5.5.2　構建狀態圖和狀態表153

5.5.3　狀態賦值158

5.5.4　使用D觸發器的設計159

5.5.5　無效狀態的設計161

5.5.6　驗證162

5.6　其他類型的觸發器164

5.7　狀態機圖及其應用166

5.7.1　狀態機圖模型166

5.7.2　輸入條件的約束168

5.7.3　使用狀態機圖的設計應用169

5.8　時序電路的HDL表示——VHDL175

5.9　時序電路的HDL表示——Verilog180

5.10　本章小結184

參考文獻185

習題185

第6章　選擇的設計主題193

6.1　設計空間193

6.1.1　集成電路193

6.1.2　CMOS電路工藝194

6.1.3　工藝參數197

6.2　門的傳播延遲198

6.3　觸發器定時199

6.4　時序電路定時201

6.5　異步交互202

6.6　同步和亞穩態203

6.7　同步電路陷阱208

6.8　可編程實現技術208

6.8.1　只讀存儲器210

6.8.2　可編程邏輯陣列211

6.8.3　可編程陣列邏輯器件213

6.9　本章小結214

參考文獻215

習題215

第7章　寄存器與寄存器傳輸219

7.1　寄存器與加載使能219

7.2　寄存器傳輸222

7.3　寄存器傳輸操作223

7.4　對VHDL和Verilog使用者的提醒225

7.5　微操作225

7.5.1　算術微操作226

7.5.2　邏輯微操作227

7.5.3　移位微操作228

7.6　對單個寄存器的微操作229

7.6.1　基于多路復用器的傳輸229

7.6.2　移位寄存器231

7.6.3　行波計數器234

7.6.4　同步二進制計數器235

7.6.5　其他類型計數器238

7.7　寄存器單元設計240

7.8　基于多路復用器和總線的多寄存器傳輸244

7.9　串行傳輸及其微操作247

7.10　寄存器傳輸控制250

7.11　移位寄存器和計數器的HDL描述——VHDL262

7.12　移位寄存器和計數器的HDL描述——Verilog263

7.13　微程序控制264

7.14　本章小結266

參考文獻266

習題266

第8章　存儲器基礎273

8.1　存儲器定義273

8.2　隨機訪問存儲器273

8.2.1　讀寫操作274

8.2.2　定時波形275

8.2.3　存儲器特征276

8.3　SRAM集成電路277

8.4　SRAM芯片陣列281

8.5　DRAM芯片283

8.5.1　DRAM單元284

8.5.2　DRAM位片285

8.6　DRAM分類288

8.6.1　同步DRAM（SDRAM）289

8.6.2　雙倍數據速率SDRAM（DDR SDRAM）290

8.6.3　Rambus�k DRAM（RDRAM）291

8.7　動態RAM芯片陣列292

8.8　本章小結292

參考文獻292

習題292

第9章　計算機設計基礎294

9.1　簡介294

9.2　數據通路294

9.3　算術邏輯運算單元297

9.3.1　算術運算電路297

9.3.2　邏輯運算電路300

9.3.3　算術邏輯運算單元300

9.4　移位寄存器301

9.5　數據通路描述303

9.6　控制字305

9.7　一個簡單的計算機結構309

9.7.1　指令集結構310

9.7.2　存儲資源310

9.7.3　指令格式311

9.7.4　指令說明312

9.8　單周期硬連線控制314

9.8.1　指令譯碼器316

9.8.2　指令和程序舉例317

9.8.3　單周期計算機觀點319

9.9　多周期硬連線控制319

9.10　本章小結328

參考文獻328

習題328

第10章　指令集結構333

10.1　計算機體系結構概念333

10.1.1　基本計算機操作周期334

10.1.2　寄存器組334

10.2　操作數尋址334

10.2.1　三地址指令335

10.2.2　兩地址指令336

10.2.3　一地址指令336

10.2.4　零地址指令336

10.2.5　尋址結構337

10.3　尋址模式339

10.3.1　隱含模式340

10.3.2　立即模式340

10.3.3　寄存器和寄存器間接模式340

10.3.4　直接尋址模式341

10.3.5　間接尋址模式342

10.3.6　相對尋址模式342

10.3.7　變址尋址模式343

10.3.8　尋址模式小結343

10.4　指令集結構344

10.5　數據傳送指令345

10.5.1　棧指令345

10.5.2　獨立I/O與存儲器映射I/O346

10.6　數據處理指令347

10.6.1　算術指令347

10.6.2　邏輯與位處理指令348

10.6.3　移位指令349

10.7　浮點數計算350

10.7.1　算術運算350

10.7.2　移碼351

10.7.3　標準操作數格式351

10.8　程序控制指令353

10.8.1　條件分支指令354

10.8.2　過程調用與返回指令355

10.9　程序中斷356

10.9.1　中斷類型357

10.9.2　處理外部中斷357

10.10　本章小結358

參考文獻359

習題359

第11章　RISC和CISC中央處理單元363

11.1　流水線數據通路363

11.2　流水線控制367

11.3　精簡指令集計算機371

11.3.1　指令集結構371

11.3.2　尋址模式373

11.3.3　數據通路結構374

11.3.4　控制結構376

11.3.5　數據阻塞378

11.3.6　控制阻塞383

11.4　復雜指令集計算機386

11.4.1　ISA修改387

11.4.2　數據通路修改388

11.4.3　控制單元修改389

11.4.4　微程序控制391

11.4.5　復雜指令的微程序392

11.5　其他有關設計395

11.5.1　高性能CPU概念395

11.5.2　最近的體系結構創新397

11.6　本章小結398

參考文獻399

習題400

第12章　輸入輸出與通信402

12.1　計算機的I/O系統402

12.2　外設舉例402

12.2.1　鍵盤402

12.2.2　硬盤403

12.2.3　液晶顯示器404

12.2.4　I/O傳輸速率406

12.3　I/O接口406

12.3.1　I/O總線與接口部件407

12.3.2　I/O接口的例子408

12.3.3　選通409

12.3.4　握手410

12.4　串行通信411

12.4.1　同步傳送412

12.4.2　進一步認識鍵盤412

12.4.3　基于包的串行I/O總線413

12.5　傳輸模式416

12.5.1　程序控制傳輸的例子417

12.5.2　中斷傳輸417

12.6　中斷優先級418

12.6.1　菊花鏈優先級418

12.6.2　并行優先級電路420

12.7　直接內存訪問421

12.7.1　DMA控制器421

12.7.2　DMA傳輸422

12.8　本章小結423

參考文獻424

習題424

第13章　存儲系統426

13.1　分級存儲體系426

13.2　訪問的局部性428

13.3　cache存儲器429

13.3.1　cache映射430

13.3.2　行的大小435

13.3.3　cache加載436

13.3.4　寫方法436

13.3.5　概念綜合437

13.3.6　指令cache和數據cache439

13.3.7　多級cache440

13.4　虛存440

13.4.1　頁表442

13.4.2　轉換后援緩沖器443

13.4.3　虛存和cache445

13.5　本章小結445

參考文獻445

習題446

索引448

邏輯與計算機設計基礎電子書內容截圖